長(zhǎng)江存儲(chǔ)楊士寧：Xtacking™架構(gòu)有三大技術(shù)突破，64層3D NAND將在明年量產(chǎn)出貨。
近日，中國(guó)閃存市場(chǎng)峰會(huì)（CFMS2018）在深圳舉行，長(zhǎng)江存儲(chǔ)總經(jīng)理?xiàng)钍繉幉┦恳?ldquo;創(chuàng)新Xtacking™架構(gòu)：釋放3D NAND潛能”為主題，介紹長(zhǎng)江存儲(chǔ)Xtacking™架構(gòu)的技術(shù)優(yōu)勢(shì)和長(zhǎng)江存儲(chǔ)3D NAND新進(jìn)展。
隨著人工智能的應(yīng)用，要求分析數(shù)據(jù)的速率也越來(lái)越快。楊士寧表示，閃存市場(chǎng)增長(zhǎng)的很快，64層3D NAND已經(jīng)量產(chǎn)，這相當(dāng)于最新的蘋(píng)果A12芯片7nm工藝技術(shù)；實(shí)際上，NAND也是根據(jù)摩爾定律往前推進(jìn)，我們終端設(shè)備需要的數(shù)據(jù)越來(lái)越多，分析的速率也越來(lái)越快，技術(shù)也需要不斷突破。Xtacking™一個(gè)新的架構(gòu)，通過(guò)Xtacking™，周邊控制電路設(shè)計(jì)可以隨意選擇邏輯電路的先進(jìn)工藝。采用Xtacking™，可在一片晶圓上獨(dú)立加工負(fù)責(zé)數(shù)據(jù)輸入輸出及記憶單元操作的外圍電路。這樣的邏輯電路加工工藝，可以讓NAND獲取所期望的高I/O接口速度和功能。
在傳統(tǒng)3D NAND架構(gòu)中，外圍電路約占芯片面積的20~30%，降低了芯片的存儲(chǔ)密度。隨著3D NAND技術(shù)堆疊到128層甚至更高，外圍電路可能會(huì)占到芯片整體面積的50%以上。通過(guò)Xtacking™技術(shù)將外圍電路置于存儲(chǔ)單元之上，從而實(shí)現(xiàn)比傳統(tǒng)3D NAND更高的存儲(chǔ)密度。
楊士寧表示，我們最早是從9層堆棧的NAND芯片驗(yàn)證開(kāi)始做，現(xiàn)在我們64層堆棧的3D NAND芯片驗(yàn)證剛剛?cè)〉贸晒?。在未?lái)的發(fā)展中，長(zhǎng)江存儲(chǔ)將主要注重大規(guī)模存儲(chǔ)器研發(fā)設(shè)計(jì)和制造，我們第一代NAND產(chǎn)品已經(jīng)量產(chǎn)上市，客戶(hù)的反饋還是非常正面的，我們希望第二代3D NAND產(chǎn)品將于明年量產(chǎn)上市后，開(kāi)始賺錢(qián)。
