“讓天下沒有難做的芯片”。
過去兩年來，隨著專用芯片的壯大，芯片開發(fā)基礎(chǔ)設(shè)施的變革浪潮也拉開序幕，例如在國內(nèi)去年阿里平頭哥發(fā)布的無劍SOC平臺，希望能夠借助新興技術(shù)來降低芯片開發(fā)的門檻，以促進AI硬件的更新速度，追趕日新月異的市場。
而在國外，拉動世界技術(shù)革新的美國互聯(lián)網(wǎng)巨頭“GAFA（谷歌、蘋果、Facebook、亞馬遜）”們，是否也有相應布局？
至少，最近谷歌在這方面又有了新的進展，且稱得上野心勃勃。
圖｜谷歌大樓（來源：JHVEPHOTO）
在今年3月舉辦的全球芯片設(shè)計領(lǐng)域頂會ISSCC上，計算機科學領(lǐng)域的傳奇人物、谷歌TPU之父Jeff Dean的演講，就透露出團隊正在嘗試的新方向：利用AI算法設(shè)計芯片。
演講中，他一邊高度肯定了高性能計算芯片是人工智能的基礎(chǔ)設(shè)施，沒有算力發(fā)展就難以發(fā)揮AI模型的更多價值，一邊給出了AI算法“反哺”芯片設(shè)計的例子，特別是使用深度強化學習的方法來進行芯片的布局優(yōu)化（Placement Optimization）。
亮相芯片設(shè)計頂會，谷歌AI的牛刀小試
提到谷歌的芯片事業(yè)，相信許多人的第一印象是它為深度學習框架TensorFlow專門開發(fā)的云端芯片TPU。這款產(chǎn)品因在舉世矚目的AlphaGo對戰(zhàn)李世石、柯潔的圍棋大戰(zhàn)之中發(fā)揮重要作用而一炮走紅。
TPU為機器學習算法定制而生，是一款典型的專用芯片。相較于能夠處理各種任務的通用芯片，專用芯片處理的任務有限，但僅憑比通用芯片優(yōu)越的能耗比，就足夠讓一些公司趨之如騖。這也是越來越多致力于開發(fā)專用芯片的造芯新勢力涌現(xiàn)的原因之一。
特別對于自身就有龐大數(shù)據(jù)中心應用場景的互聯(lián)網(wǎng)巨頭而言，除了從英特爾或英偉達采購通用處理器，自主開發(fā)芯片的驅(qū)動力隨著AI算法吞噬算力的加劇而日益增強，谷歌就是一個典型代表。
而近期的種種公開跡象顯示，這家公司在芯片領(lǐng)域的野心還不止TPU這么一條故事線。
谷歌團隊開發(fā)的通用型棋類游戲AI的AlphaZero背后的關(guān)鍵技術(shù)——深度強化學習——正在用于芯片設(shè)計。
圖｜搭載TPU的服務器（來源：谷歌）
與時下流行的深度學習不同，強化學習系統(tǒng)不會使用大量標記的數(shù)據(jù)進行訓練。相反，強化學習系統(tǒng)會邊做邊學，并在成功時根據(jù)有效信號調(diào)整網(wǎng)絡(luò)中的參數(shù)。一些AI專家認為，強化學習將是實現(xiàn)人類或超人類的通用人工智能的最可行方法。
但是強化學習用在芯片設(shè)計上，又與用在下棋上有著很大區(qū)別。首先一點在于，下棋是為了戰(zhàn)勝人類對手，僅此獨立目標。但用來設(shè)計芯片，AI應該考慮的是如何找到更好的設(shè)計方案，需要同時滿足多個目標，而非戰(zhàn)勝某個人類。另外，芯片設(shè)計的系統(tǒng)性工程屬性也會更強。
以芯片布局為例，這項任務之所以復雜且耗時，是因為該過程涉及到邏輯和內(nèi)存模塊，或者集群設(shè)置要兼顧功耗、性能、面積等，與此同時還需要遵守布線密度、互連的原則。
圖丨谷歌展示的TPU設(shè)計算法對比人類結(jié)果（來源：谷歌）
在這種情況下，將芯片布局建模為強化學習問題，強化學習系統(tǒng)的目標是降低功率、改善性能和減少面積。為了找到滿足多個目標的最佳芯片布局，AI算法將需要考慮許多變量，包括滿足一定的芯片性能，同時還要避免不必要的復雜設(shè)計，否則可能會增加芯片的制造成本。這種平衡是一項耗費芯片開發(fā)者智力資源的工作。但現(xiàn)在，谷歌認為自己的AI已經(jīng)做出了成績。
圖丨和此前AlphaGo下棋類似，AI還教給人類一些新穎的設(shè)計方法（來源：谷歌）
谷歌展示的芯片設(shè)計布局布線任務中，強化學習算法可以用來確定構(gòu)成芯片操作的電路在芯片中的布局，類似于設(shè)計建筑物的平面圖。Dean在演講中稱，相比人類設(shè)計師6至8周內(nèi)找到的解決方案，算法24小時就能實現(xiàn)，而且算法的設(shè)計成功減少了芯片所需的總布線，從而提高了效率。
而就在Dean在ISSCC上公開進展之后不久，谷歌大腦團隊使用AI進行芯片布局的一篇相關(guān)研究論文也在ArXiv上公布。值得一提的是，這篇論文的作者、谷歌團隊的高級研究科學家Azalia Mirhoseini，她也因為在用AI設(shè)計芯片上的工作，入選了最新一屆的《麻省理工科技評論》“35位35歲以下科技創(chuàng)新者”榜單。
圖｜Azalia Mirhoseini（來源：《麻省理工科技評論》）
彌合芯片和算法之間的“時滯”
在Azalia Mirhoseini這篇ArXiv論文中，她和谷歌高級軟件工程師Anna Goldie表示，對芯片設(shè)計進行了足夠長時間的學習之后，團隊開發(fā)的算法可在不到24小時的時間內(nèi)為谷歌TPU完成設(shè)計，且在功耗、性能、面積都超過了人類專家數(shù)周的設(shè)計成果。
傳統(tǒng)的方法是，芯片工程師手動設(shè)計配置，最大程度地減少組件之間使用的電線數(shù)量以提高效率，然后使用電子設(shè)計自動化軟件來模擬和驗證其性能。由于每個芯片設(shè)計需要投入時間，一般認為芯片的使用壽命為兩到五年。但是，隨著AI算法的迅速發(fā)展，對新芯片架構(gòu)的需求也在加速增長。
而谷歌團隊希望借助AI解決長芯片設(shè)計周期和算法更新需求之間的鴻溝，幫助行業(yè)在相同時間內(nèi)設(shè)計更多的芯片，并且?guī)硭俣雀?、功耗更低、制造成本更低、面積更小的芯片設(shè)計。
圖丨谷歌團隊論文（來源：arxiv）
她們認為，理想情況下，新設(shè)計出的芯片應該能夠很好地滿足當今AI算法的需求，而非適配兩到五年前的AI算法，有些算法或神經(jīng)網(wǎng)絡(luò)架構(gòu)在現(xiàn)有的AI加速器上效果不佳，正是因為芯片的設(shè)計滯后，并不適合新發(fā)展出來的神經(jīng)網(wǎng)絡(luò)架構(gòu)和算法，“如果AI能夠縮短芯片的設(shè)計周期，在硬件與AI算法之間建立共生關(guān)系，會進一步推動彼此的進步”。
早在2017年，谷歌就有利用AI來優(yōu)化算力配置的成果。
公開研究顯示，當時，谷歌訓練了一個強化學習模型，幫助優(yōu)化神經(jīng)網(wǎng)絡(luò)模型在設(shè)備上的計算資源分配，實現(xiàn)了更好地搭建異構(gòu)分布式計算環(huán)境。當時的研究結(jié)果顯示，基于強化學習的設(shè)備配置優(yōu)化用在ImageNet分類的Inception-V3任務、RNN LSTM語言建模和神經(jīng)機器翻譯任務上，表現(xiàn)優(yōu)于普通手動設(shè)備配置（device placement）方式。
在這之后，谷歌又有了更多的嘗試。直到這一次ISSCC上展示的進展，谷歌涉足利用人工智能算法在ASIC（專用集成電路）芯片設(shè)計中進行自主布局和布線，已經(jīng)不再是如同2017年時簡單地將軟件計算放置在不同的計算硬件上，意味著AI正在進入整個芯片設(shè)計中頗為關(guān)鍵的一環(huán)。
圖丨谷歌在2017年的嘗試（來源：谷歌）
而且Dean也表示，對機器學習算法擴展到IC設(shè)計過程的其他部分——包括測試和驗證——也有興趣，這些可能的應用方向?qū)C器學習本身的普及很重要，同時對加速集成電路設(shè)計進度也有重要性。
谷歌對于AI的發(fā)展一直持有樂觀的態(tài)度，且其探索AI輔助芯片設(shè)計的當下，正是整個半導體受人工智能產(chǎn)業(yè)推動形成新格局之際，大量的科技公司和創(chuàng)企都在追求設(shè)計自有硬件以更快地運行機器學習。
而芯片設(shè)計是整個芯片產(chǎn)業(yè)鏈的上游部分，技術(shù)壁壘較高，如果未來谷歌會在芯片基礎(chǔ)設(shè)施變革的新篇章中占據(jù)重要篇幅，近期的這些進展或許可被視為重要信號。
圖丨Jeff Dean（來源：谷歌）
美國得克薩斯大學奧斯汀分校教授、納米級IC設(shè)計專家David Z.Pan認為：“谷歌現(xiàn)在做的工作帶了一個好頭，傳統(tǒng)EDA巨頭這些年一直在主導著市場，創(chuàng)新已經(jīng)相對緩慢，有了谷歌的刺激，很可能會驅(qū)動創(chuàng)新。畢竟學術(shù)界對創(chuàng)新的產(chǎn)業(yè)化推動有限，如果有谷歌這些巨頭的加入，應該會有很好的效果。
另外，使用AI設(shè)計芯片的設(shè)計成本可能相對較低。有了AI的輔助，芯片設(shè)計可能在人工成本和時間成本上有所降低。這不意味著工程師就會失業(yè)，我認為這降低了硬件的門檻，會讓更多的人有能力去設(shè)計芯片”。
在得克薩斯大學奧斯汀分校，David Z.Pan教授所帶領(lǐng)的團隊也是學術(shù)界中較早開始探索AI用于IC設(shè)計的團隊之一，Azalia Mirhoseini的ArXiv論文同樣引用了David Z.Pan團隊此前在這方面的研究DREAMPlace（獲EDA頂會DAC 2019最佳論文）。
IC AI化來勢洶洶，兩大EDA巨頭也已“亮劍”
事實上，谷歌以外，AI算法應用于芯片設(shè)計的趨勢已經(jīng)在EDA界有所顯現(xiàn)：兩大EDA巨頭Cadence、Synopsys已經(jīng)開始在其芯片設(shè)計工具中加入AI算法。
就在剛剛過去的2020年3月，Synopsys、Cadence都推出了相應的IC設(shè)計產(chǎn)品。
圖｜兩大EDA巨頭（來源：網(wǎng)絡(luò)）
Synopsys宣布其用于芯片設(shè)計的自主AI應用程序——DSO.ai(Design Space Optimization AI)。根據(jù)Synopsys的介紹，DSO.ai是業(yè)界首個用于芯片設(shè)計的自主人工智能應用程序，通過獲取由芯片設(shè)計工具生成的大數(shù)據(jù)流，并用其來探索搜索空間、觀察設(shè)計隨時間的演變情況，同時調(diào)整設(shè)計選擇、技術(shù)參數(shù)和工作流程，可以在芯片設(shè)計任務的巨大求解空間中搜索優(yōu)化目標并迅速完成設(shè)計。
Synopsys稱，原本需要多位設(shè)計專家耗時一個多月才可完成的設(shè)計，DSO.ai只要短短3天即可完成，受益的客戶包括半導體大戶三星。
而Cadence則發(fā)布新版Cadence數(shù)字全流程，也宣稱業(yè)界首款基于機器學習引擎的新版數(shù)字全流程，其配置的機器學習算法，同樣用在實現(xiàn)傳統(tǒng)布局布線流程設(shè)計的工作量最小化。
另外，美國國防部高級研究計劃局（DARPA）也已將芯片設(shè)計智能化視為重要的技術(shù)戰(zhàn)略方向。
圖丨DARPA“電子復興計劃”圖景（來源：DARPA）
由其主導的“IDEA”電子資產(chǎn)智能設(shè)計項目，就是DARPA電子復興計劃（ERI）六個組成部分之一，旨在利用先進的AI算法為SoC（片上系統(tǒng)）、SiP（系統(tǒng)封裝）和PCB（印刷電路板）打造統(tǒng)一平臺，開發(fā)完整集成的智能設(shè)計流程，從而實現(xiàn)高度自動化的電子設(shè)計能力。不少美國高校和科技企業(yè)都參與到了這一項目中。
對于諸多將AI用于EDA上的探索，北京大學教授、北京大學深圳系統(tǒng)芯片設(shè)計重點實驗室主任何進博士表示：“雖然目前發(fā)展AI算法來設(shè)計芯片的確是一個熱點，特別是用于EDA工具的建立和改進。但總的來講，這方面的工作還處于初步階段，應該說進展最快的仍屬PLACEMENT OPTIMIZATION、功耗優(yōu)化、模型建立和參數(shù)提取等領(lǐng)域，因為傳統(tǒng)上這些領(lǐng)域就是限制條件下的優(yōu)化算法問題，與AI最靠近，但這些任務還只是設(shè)計一塊芯片的一個環(huán)節(jié)而已”。
David Z.Pan教授則分析道，現(xiàn)在已經(jīng)有不少互聯(lián)網(wǎng)公司開始自己做芯片，在實際應用中，軟件和硬件需要進行適配和優(yōu)化才能發(fā)揮最強效應，如果AI能夠?qū)⑿酒O(shè)計的門檻降低的話，就可以縮短適配和優(yōu)化的過程。
不過，他也指出，僅就公開資料來看，谷歌團隊所做的工作并不是偏向于傳統(tǒng)EDA，而是如上文所提的，從Device Placement切入。
“Azalia Mirhoseini所做的深度強化學習技術(shù)之前最主要是用于Device Placement，他們在這方面取得了一定的成績。現(xiàn)在，谷歌團隊考慮的是深度強化學習技術(shù)能不能做ASIC中的布局工作，我們還沒有看到這方面大規(guī)模的具體結(jié)果。我認為，他們主要展示的是TPU中一小部分IP模塊的布局工作，而對芯片中的大規(guī)模布局布線工作，現(xiàn)在谷歌的成果還不太具體，沒有與其他解決方案做更多對比”。
Jeff Dean透露，目前，谷歌團隊將AI用于EDA的探索仍屬于測試其實用性的前期：“我們正在內(nèi)部將其用于一些芯片設(shè)計項目，然后嘗試該工具是否可以進一步推廣”。
“谷歌所做的工作和Synopsys、Cadence的工作應該側(cè)重點是不同的，不排除谷歌使用深度強化學習技術(shù)在市場上另辟蹊徑的可能，但是現(xiàn)在距離AI設(shè)計出完整的，有競爭力的芯片還有相當長的路要走。”David Z.Pan說。
