本文來(lái)自微信公眾號(hào)“半導(dǎo)體行業(yè)觀察”，內(nèi)容由半導(dǎo)體行業(yè)觀察（ID：icbank）編譯自semiengineering，謝謝。
半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)市場(chǎng)的成功需要的不僅僅是大量的RTL。新的進(jìn)步要求一個(gè)完整的設(shè)計(jì)、實(shí)施和驗(yàn)證團(tuán)隊(duì)，這限制了在這個(gè)市場(chǎng)上競(jìng)爭(zhēng)的公司數(shù)量。
自1990年代首次引入該概念以來(lái)，構(gòu)成IP塊的內(nèi)容發(fā)生了重大變化。最初只是按原樣交付的一塊RTL（寄存器傳輸級(jí)），現(xiàn)在已經(jīng)發(fā)展到包括復(fù)雜的功能，通常涉及硬件和軟件、模擬和數(shù)字、驗(yàn)證套件、綜合腳本等等。許多人最初沒(méi)有意識(shí)到的是，這并不是所承諾的“一次設(shè)計(jì)/隨處使用”范式，因?yàn)槊總€(gè)“隨處”都略有不同。
隨著行業(yè)通過(guò)小芯片遷移到下一個(gè)復(fù)雜級(jí)別，將需要更多模型、可交付成果和抵押品，尤其是當(dāng)IP和小芯片變得更加不透明時(shí)。他們幾乎肯定會(huì)被要求制造這些小芯片并使其可用于評(píng)估，這也需要設(shè)計(jì)某種形式的基板或中介層。
它需要開發(fā)人員和集成商之間越來(lái)越多的信任。“早期IP的行為非常集中，單一的固定功能，”Achronix技術(shù)副總裁Raymond Nijssen說(shuō)。“這相對(duì)簡(jiǎn)單，也相對(duì)容易理解?？爝M(jìn)到我們現(xiàn)在所在的位置。你得到了這些巨大的可交付成果。趨勢(shì)是IP塊繼續(xù)變得更大、更復(fù)雜，也更像黑盒。黑匣子意味著隨著事物的增長(zhǎng)，你與它的互動(dòng)僅限于外殼，再加上一點(diǎn)點(diǎn)進(jìn)入它，但你對(duì)那個(gè)IP內(nèi)部發(fā)生的事情的了解越來(lái)越少。這是一個(gè)很大的范式轉(zhuǎn)變。我面臨的情況是，我對(duì)里面的內(nèi)容了解得越來(lái)越少，我必須越來(lái)越依賴我的IP供應(yīng)商來(lái)驗(yàn)證它。”
過(guò)去，有人認(rèn)為集成商可以自己開發(fā)IP。“如果客戶擁有開發(fā)相同功能的專業(yè)知識(shí)，那么他們購(gòu)買IP的主要原因之一是承諾加快上市時(shí)間，”接口IP產(chǎn)品營(yíng)銷組總監(jiān)Arif Khan說(shuō)。節(jié)奏。“為了做到這一點(diǎn)，他們希望有好的解決方案能夠盡可能輕松地集成和驗(yàn)證IP。”
這并不像聽起來(lái)那么簡(jiǎn)單。Quadric工程副總裁Dhanendra Jani表示：“成功設(shè)計(jì)和交付IP塊需要從一開始就采取有目的的方法，并計(jì)劃向數(shù)十個(gè)客戶交付完全相同的IP核。”“IP行業(yè)的核心原則是重用。這意味著一遍又一遍地重復(fù)交付相同的塊，這意味著規(guī)劃一個(gè)設(shè)計(jì)元素用于不同的系統(tǒng)架構(gòu)、不同的細(xì)分市場(chǎng)、不同的條件。”
這就是一些公司出錯(cuò)的地方。“IP業(yè)務(wù)中的一句古老格言是，'在交付10次之前，它不是真正的IP，'”Quadric首席營(yíng)銷官Steve Roddy說(shuō)。“這句俗語(yǔ)體現(xiàn)了這樣一個(gè)現(xiàn)實(shí)，即商業(yè)級(jí)IP的穩(wěn)健驗(yàn)證、建模、打包、文檔和設(shè)計(jì)支持遠(yuǎn)比在您自己的團(tuán)隊(duì)中為一個(gè)SoC設(shè)計(jì)中的設(shè)計(jì)塊準(zhǔn)備流片復(fù)雜得多。我們經(jīng)?？吹桨雽?dǎo)體初創(chuàng)公司的初始芯片設(shè)計(jì)失敗，然后突然“轉(zhuǎn)向”知識(shí)產(chǎn)權(quán)許可。這些公司然后努力交付和支持許可客戶，因?yàn)樽畛跏〉男酒O(shè)計(jì)從未考慮過(guò)不同的SoC用例、工藝技術(shù)或系統(tǒng)環(huán)境。
但它開始變得更加困難。“由于工程就是工程，您不能坐等IP成熟，”Achronix的Nijssen說(shuō)。“到那時(shí)你將無(wú)法以溢價(jià)銷售你的產(chǎn)品。如果你不打算等待最新版本的PCIe成熟，你能做的最好的事情就是使用PCI Gen 3或Gen 4。那么你的客戶就不會(huì)再購(gòu)買你的產(chǎn)品了。您必須處于最前沿并且您必須接受該IP中存在錯(cuò)誤、勘誤表或規(guī)范更改，或者可能存在集成問(wèn)題，當(dāng)您將其與其他IP集成時(shí)，某些內(nèi)容沒(méi)有得到很好的理解”
不僅僅是功能
隨著IP塊變得越來(lái)越大和越來(lái)越不透明，集成商越來(lái)越難以接受為該塊執(zhí)行后端任務(wù)。一個(gè)這樣的例子涉及測(cè)試接口（見圖1），現(xiàn)在需要將其集成到系統(tǒng)中。
“客戶期望完全集成的控制器和PHY子系統(tǒng)，支持可測(cè)試性和大批量制造測(cè)試，”Cadence的Khan說(shuō)。“隨著IP復(fù)雜性和相關(guān)物理尺寸的增長(zhǎng)，IP用戶需要能夠簡(jiǎn)化集成的交付。盡管PHY開發(fā)和協(xié)議控制器開發(fā)傳統(tǒng)上由不同的團(tuán)隊(duì)完成，但由于每個(gè)學(xué)科所需的專業(yè)知識(shí)不同，組合交付展示了所有成分同步協(xié)同工作，消除了在用戶站點(diǎn)集成期間的錯(cuò)誤區(qū)域。默認(rèn)情況下，生產(chǎn)質(zhì)量測(cè)試向量有望保證高效的大批量生產(chǎn)。”
圖1：高級(jí)集成和測(cè)試
這擴(kuò)展到其他接口，例如監(jiān)控和調(diào)試接口。監(jiān)控可能包括保持芯片在定義參數(shù)內(nèi)運(yùn)行所必需的熱傳感器。隨著行業(yè)向小芯片遷移，一些標(biāo)準(zhǔn)也必須推進(jìn)。
“有一個(gè)新標(biāo)準(zhǔn)IEEE 1838搭載在1149.1上，即TAP接口，它是一個(gè)串行接口，”西門子EDA的Tessent產(chǎn)品經(jīng)理Vidya Neerkundar說(shuō)。“它定義了一個(gè)primary tap和一個(gè)secondary tap。如果你想將die堆疊在一起，那么secondary tap將與下一個(gè)die上的primary tap對(duì)話。”
即便是未加固的IP，也能密切參與到整個(gè)開發(fā)流程中。Guillaume Boillet說(shuō)：“NoC配置器著眼于您需要連接什么以及您期望的性能水平，以及定義您的啟動(dòng)器和目標(biāo)將放置在您的子系統(tǒng)或SoC中的位置的高級(jí)平面圖。”，Arteris IP產(chǎn)品管理和戰(zhàn)略營(yíng)銷高級(jí)總監(jiān)。“我們必須提升流程，以便架構(gòu)能夠簡(jiǎn)潔地表達(dá)需求并探索不同的替代方案。它正在擴(kuò)展跨域并向后端擴(kuò)展。在最新的技術(shù)節(jié)點(diǎn)上，你不能只希望你的拓?fù)鋾?huì)好起來(lái)。”
嵌入式FPGA和硬化塊也有類似的問(wèn)題。“貨架上的東西很難滿足多個(gè)用戶的需求，因?yàn)樗麄兠總€(gè)人可能需要不同的尺寸，因?yàn)槠矫鎴D，”Nijssen說(shuō)。“或者他們可能想要更多或更少的資源，或者他們使用資源的方式不同。有許多使用模型，這將轉(zhuǎn)化為電源建模。如果我以不同的頻率運(yùn)行它們，那么從功耗和散熱的角度來(lái)看，我必須擔(dān)心不同的事情。”
越來(lái)越多的設(shè)計(jì)和實(shí)施變得特定于工作負(fù)載。“我們提供了一個(gè)環(huán)境，客戶可以在其中以非常簡(jiǎn)潔的格式表達(dá)來(lái)自不同發(fā)起者的流量的特征，并且連同SystemC模型，我們能夠模擬和顯示瓶頸可能在哪里，”Arteris的Boillet說(shuō)。“客戶可以通過(guò)他們自己的工作負(fù)載來(lái)增加它。當(dāng)您開始考慮非相干NoC時(shí)，這一點(diǎn)甚至更為重要，因?yàn)槠谕凶銐虻膸拋?lái)進(jìn)行通信，而且當(dāng)您使用相干互連來(lái)評(píng)估緩存的正確配置時(shí)，您的維度、不同的偵聽功能等。為此，您需要非常準(zhǔn)確地了解您的工作量。”
模型是內(nèi)部特征必須向外部反映的方式。Ansys產(chǎn)品營(yíng)銷總監(jiān)Marc Swinnen表示：“模型已經(jīng)存在很長(zhǎng)時(shí)間了，但越來(lái)越多的模型是多物理場(chǎng)模型并解決新的物理效應(yīng)問(wèn)題”.“這不僅僅是時(shí)序和性能，還有熱效應(yīng)、功率效應(yīng)、由于通過(guò)電源的低頻相互作用引起的信號(hào)完整性效應(yīng)、安全方面等等。信號(hào)完整性模型本質(zhì)上是電磁的，特別是對(duì)于高頻互連，因此如果您要與RF芯片和數(shù)字進(jìn)行異構(gòu)集成，您將需要對(duì)這些線路進(jìn)行電磁建模。甚至內(nèi)插器上的數(shù)字線也必須進(jìn)行電磁建模，因?yàn)樗鼈兣c芯片線相比非常長(zhǎng)。雖然只有幾毫米長(zhǎng)，但它們實(shí)際上是傳輸線，需要這樣建模。”
擴(kuò)展到小芯片
IP世界的一切都貫穿到小芯片，但還有一大堆補(bǔ)充。西門子的Neerkundar說(shuō)：“就像你必須為安裝在板上的不同芯片做計(jì)劃一樣，現(xiàn)在你必須為集成不同的小芯片做計(jì)劃。”“今天，該行業(yè)只看到垂直整合，這意味著小芯片都是在一家公司內(nèi)創(chuàng)建的。當(dāng)一家公司擁有所有這些小芯片時(shí)，他們可以相互通信，并且他們可以找出握手機(jī)制，從而明確定義規(guī)范。將來(lái)，可以從供應(yīng)商A購(gòu)買一個(gè)小芯片，從供應(yīng)商B購(gòu)買另一個(gè)小芯片，作為集成商，他們需要有一個(gè)通用協(xié)議。有一些標(biāo)準(zhǔn)正在出現(xiàn)。UCIe既講協(xié)議，也講測(cè)試，它集成了它們之間的互連。
一些標(biāo)準(zhǔn)正在出現(xiàn)。“我們需要密切關(guān)注正在出現(xiàn)的新協(xié)議，我們需要滿足遵守新協(xié)議的需求，”Boillet說(shuō)。“無(wú)論是CXL還是CHI，因?yàn)槟鞘俏覀冏罱K要呈現(xiàn)給PHY控制器和PHY的東西。這就是我們需要在第一級(jí)做的工作的范圍。但是當(dāng)你開始處理對(duì)稱多處理器系統(tǒng)時(shí)，它會(huì)變得復(fù)雜得多，在這種系統(tǒng)中，期望不同的小芯片協(xié)同工作，并具有完全的一致性集成。在這種情況下，我們的IP需要發(fā)展，以便我們有一個(gè)概念，我們稱之為分層一致性，您可以在其中配置和偵聽從一個(gè)小芯片到下一個(gè)小芯片，反之亦然。當(dāng)你挑戰(zhàn)極限并想讓客戶做這種事情時(shí)，
但是這些標(biāo)準(zhǔn)并沒(méi)有涵蓋所有的需求。“UCIe是朝這個(gè)方向邁出的第一步，因?yàn)樗x了物理接口，”Ansys的Swinnen說(shuō)。“還需要諸如熱模型和物理模型之類的東西。它必須包括芯片功率模型(CPM)。例如，業(yè)界熟悉的高頻壓降，這是由于本地開關(guān)引起的，但您也有低頻壓降。如果一個(gè)塊或小芯片激活并消耗大量功率，然后它關(guān)閉而另一個(gè)小芯片激活，您可以在這些塊之間建立共振。我們談?wù)摰氖?00赫茲——低頻共振，其中電壓以慢波的形式上下波動(dòng)。這不是通過(guò)高頻分析捕獲的，必須通過(guò)更全面地觀察芯片來(lái)完成。我們可以為這些芯片中的每一個(gè)建模，
Nijssen同意。“也許有人想要讓我調(diào)查封裝共振的信息。你需要有CPM模型，這是非常依賴于上下文的。您無(wú)法提供一種模型來(lái)包含回答問(wèn)題所需的所有詳細(xì)信息，因?yàn)槟枰私馐褂媚Ｐ?。您將以什么頻率運(yùn)行？你運(yùn)行了多少個(gè)頻道？”
驗(yàn)證挑戰(zhàn)
IP范式的最大障礙始終是驗(yàn)證。“綜合驗(yàn)證，考慮所有可能的系統(tǒng)用例，是IP供應(yīng)商的責(zé)任，”Quadric的Jani說(shuō)。“集成商應(yīng)該只需要驗(yàn)證系統(tǒng)內(nèi)IP的正確互連，而不是重新驗(yàn)證整個(gè)IP。為此，IP提供商應(yīng)提供可在客戶的SoC測(cè)試平臺(tái)中重復(fù)使用的集成測(cè)試和斷言檢查器。IP提供商還應(yīng)提供一個(gè)參考測(cè)試平臺(tái)，以演示RTL仿真中的典型使用模型。在此測(cè)試臺(tái)中支持門和電源仿真可以讓客戶通過(guò)他們選擇的工具流程、第三方庫(kù)和操作條件通過(guò)物理實(shí)現(xiàn)快速獲得IP，從而實(shí)現(xiàn)快速產(chǎn)品化。”
IP公司必須在驗(yàn)證流程中不斷創(chuàng)新。“驗(yàn)證IP是與實(shí)際設(shè)計(jì)附屬品并行開發(fā)的，”Cadence的Khan說(shuō)。“為了建立對(duì)設(shè)計(jì)的信心，我們?cè)鰪?qiáng)了我們的設(shè)計(jì)流程，以在開發(fā)的前硅階段和后硅階段包括更新的方法。這包括更多地使用形式驗(yàn)證方法、仿真平臺(tái)和協(xié)同仿真，以及真實(shí)世界的硅測(cè)試。我們現(xiàn)在開發(fā)包含整個(gè)子系統(tǒng)的測(cè)試芯片，并構(gòu)建允許客戶在流量壓力下的真實(shí)情況下評(píng)估IP的平臺(tái)，同時(shí)反復(fù)執(zhí)行邊界條件以確保IP將按預(yù)期運(yùn)行。我們擁有執(zhí)行這些真實(shí)世界測(cè)試的系統(tǒng)實(shí)驗(yàn)室，并且我們向客戶提供我們的評(píng)估平臺(tái)。”
還必須考慮測(cè)試臺(tái)集成。“通常，IP塊帶有自己的獨(dú)立驗(yàn)證環(huán)境，需要將其集成到SoC環(huán)境中，”Mobiveil首席執(zhí)行官Ravi Thummarukudy說(shuō)。“不同的IP供應(yīng)商可能會(huì)使用不同的驗(yàn)證IP，盡管通常使用UVM進(jìn)行IP級(jí)驗(yàn)證，使用Python或C++進(jìn)行SoC級(jí)驗(yàn)證。將IP級(jí)UVM環(huán)境的子集移植到C級(jí)非常乏味。”
對(duì)于高度可配置的IP，必須自動(dòng)生成所有必要的測(cè)試平臺(tái)。“我們的方法導(dǎo)致生成與您配置的NoC相對(duì)應(yīng)的測(cè)試平臺(tái)，”Boillet說(shuō)。“我們的生成器的輸出不僅僅是RTL。它是建模、它是驗(yàn)證環(huán)境、它是文檔、它是軟件——我們可以提供的一切，我們可以從NoC的配置中獲得。”
但是如果IP在交付后被修改了會(huì)怎樣呢？“在RISC-V中，幾乎每個(gè)客戶都想定制或擴(kuò)展它，”Imperas Software的創(chuàng)始人兼首席執(zhí)行官Simon Davidmann說(shuō)。“如果你從Andes、Codasip或SiFive獲得IP許可，然后更改它，你真的必須重新驗(yàn)證它。這就產(chǎn)生了一個(gè)新問(wèn)題，意味著他們需要隨附一個(gè)非常復(fù)雜的驗(yàn)證環(huán)境。你如何驗(yàn)證你修改的東西？可擴(kuò)展性的本質(zhì)改變了商業(yè)模式。驗(yàn)證環(huán)境必須是IP交付的基本組成部分。”
